• 文檔列表 (15)
名稱
格式/大小
快速操作
無晶振快速鎖定鎖相環設計_耿曉勇

鎖相環(Phase-Locked Loop, PLL)是一種使輸入參考信號與輸出信號在相位和頻率完全一致的同步電路。隨著電子技術的突飛猛進,集成CMOS鎖相環得到了大量的應用。從消

文檔標簽: 無晶振快速鎖定

文件格式:RAR

鎖相環中單粒子效應機理研究_高園林

航天電子設備由于暴露在輻射環境下,容易遭受輻射的影響,引發各類輻射效應,導致設備故障甚至損毀。輻射環境下,高能粒子入射集成電路時引發的單粒子效應,是一種較為嚴重的輻射效應。早期的單

文檔標簽: 鎖相環單粒子效應

文件格式:RAR

自偏置鎖相環的設計與實現_謝連波

鎖相環(PLL)廣泛應用于數字集成電路的時鐘發生器,無線通信系統的頻率合成器和數據時鐘恢復電路中,因此高性能的PLL的研究及其應用一直是集成電路設計領域的一個熱點。本課題研究的自偏

文檔標簽: 自偏置鎖相環

文件格式:RAR

10GSerDes中高速鎖相環的設計與研究

隨著光互聯技術的發展和“光進銅退”的趨勢,接入網已經開始采用無源光網絡的構架。其中10G-EPON因為其兼容性好、速率高、傳輸距離遠、成本低、可靠性高等特點,是下一代光纖接

文件格式:RAR

頻率合成器中延時線鎖頻環的研究與實現_杜敏

隨著當今電子技術的迅速發展,系統對頻率源的要求也越來越高,一個高質量的頻率源包括低相噪、高分辨率、寬頻帶、低的頻率跳變時間、易于集成以及高穩定性等特征。高純源已成為了當今研究的熱門

文件格式:RAR

一種通信用低噪聲低噪聲電荷泵鎖相環的研究與設計_...

電荷泵鎖相環(CPPLL)是集成電路設計及應用中地位突出的電路之一,它可以跟蹤一個參考時鐘信號的脈沖及相位變化,對頻率大小進行綜合或者倍頻,然后輸出一定頻率及相位信號的閉環控制系統

文件格式:RAR

2.4GHz頻率綜合器中低雜散鎖相環的設計

在帶電荷泵的鎖相環頻率綜合器中, 設計低雜散鎖相環的關鍵是減少鑒頻鑒相器和電荷泵的非理想特性以及提高壓控振蕩器的性能。采用TSMC 0.18μm CMOS工藝, 設計了一

文件格式:PDF

6.5GHz鎖相環單片集成電路設計

設計了一個鎖相環頻率合成器芯片, 該芯片可用在無線接收系統的發射上變頻和下變頻中實現本振功能。該芯片通過外接濾波器和壓控振蕩器, 構成完整的鎖相環頻率合成器。芯片的結構包括低相噪數

文件格式:PDF

600MHzCMOS鎖相環頻率綜合器設計

采用 0. 6μ m CMOS工藝, 設計完成600MHz鎖相環型頻率綜合器。 以電荷泵型鎖相環的線性數學模型為理論依據, 依次設計鑒頻鑒相器, 電荷泵, 環路濾波器, 電流饑餓型

文件格式:PDF

600MHzCMOS鎖相環頻率綜合器設計

采用 0. 6μ mCMOS工藝, 設計完成600M Hz鎖相環型頻率綜合器。 以電荷泵型鎖相環的線性數學模型為理論依據, 依次設計鑒頻鑒相器, 電荷泵, 環路濾波器,

文件格式:PDF

5GHz壓控振蕩器及預分頻器的設計與研究

無線通信技術的迅猛發展以及CMOS工藝的進步推動了全集成射頻收發機的研究與開發,其中高性能的頻率合成器是決定整個射頻電路性能的關鍵。論文介紹了基于電荷泵型鎖相環的頻率合成器

文件格式:RAR

CMOS寬帶分數分頻頻率綜合器的研究與設計

隨著超寬帶和軟件無線電技術在無線通訊領域的深入發展,其要求的寬頻帶、快響應、低功耗及可編程等特性對射頻前端頻率綜合器的設計提出了更高的要求。本文圍繞∑△A分數分頻鎖相環型頻

文件格式:RAR

8通道14位60MHz電流舵型D/A轉換器

以電流舵型D/A轉換器為核心, 設計了一個8通道14位60MHzdD/A 轉換器。采用三段電流源(5+4+5) 結構的核心D/A 轉換器單元, 有效地

文件格式:PDF

用于高速流水線ADC的快速鎖定低抖動時鐘占空比電路

目前流水線模數轉換器憑借其特有的優勢在高速高精度領域中得到了廣泛應用。然而隨著轉換位數的增加以及輸入信號頻率的提高,時鐘信號的抖動特性和占空比性能對模數轉換器的靜態與動態性能的影響

文件格式:RAR

DVI接收端模擬部分電路研究與實現

1999年,DDWG工作小組發布了數字視頻接口標準DVI1.0標準,DVI技術的出現,革新了整個視頻接口技術和市場。DVI作為一種優秀的視頻接口技術,一經提出,就迅速得到世

文件格式:RAR

顯示 1~15項 共 15個文檔
? 重庆快乐10分助手